Обсуждения факультета:Электроника

Портал	Факультет	Форум	Деканат	Все курсы	Лучшие курсы	Библиотека	Институт

Добро пожаловать на форум факультета. Здесь вы можете обсудить все вопросы касающиеся данного факультета.

Архив

Архив: Архив обсуждений

Метод построения устройств сравнения цифровой информации

Метод построения устройств сравнения цифровой информации, позволяющий определять большее (меньшее) из произвольного количества двоичных чисел на входе устройства, при этом разрядность чисел не ограничивается и увеличивается путем наращивания типовых блоков, которые состоят из известных логических элементов.

В системах арифметико-логической обработки цифровой информации часто возникает необходимость определение меньшего (большего) из нескольких двоичных чисел произвольной разрядности. Эта проблема особенно актуальна при построении блоков в интегральном исполнении в составе арифметико-логических устройств. Предложенный метод, решает данную проблему и позволяет проектировать устройства подобного типа без построения карт Карно.

Каждый типовой логический блок имеет 2n + 1 входов (n - количество чисел) n + 1 выходов (Рисунок 1) назначение которых в следующем:

Рисунок 1 - Типовой логический блок

Вход $Y_{}^{}$ на него подается управляющий сигнал, который определяет какое число (меньшее или большее) нужно выводить. Если подать сигнал Н-уровня, то будет определяться меньшее из данных чисел, а если L-уровень, то большее;

Входа $D_{i}^{m}$ на них подаются сигналы m-го бита сравниваемых чисел;

Входа $A_{i}^{m}$ на них подаются сигналы, определяющие ход информации внутри блока;

Выход $Q_{}^{m}$ выводит бит результата;

Выхода $A_{i}^{m-1}$ выводят сигналы, определяющие ход информации внутри следующего блока.

Логика работы типового блока в следующем (при выполнении операции определения большего из данных чисел, когда элементы ИСКЛ. ИЛИ являются повторителями информации [на входе $Y_{}^{}$ - L-уровень]) в следующем. Ход информации внутри блока зависит от состояния входов $A_{i}^{m}$. При H-уровне на определенном входе $A_{i}^{m}$ соответствующая информация $D_{i}^{m}$ подается на выходной элемент ИЛИ, а также на соответствующий выход $A_{i}^{m-1}$. Исключение составляет ситуация когда $\sum \limits _{i=1}^{n}{(A_{i}^{m}\&D_{i}^{m})}=0$, в этом случаи информация $A_{i}^{m}$ дублируется на выходах $A_{i}^{m-1}$. При H-уровне сигнала на входе $Y_{}^{}$ устройство работает аналогично с той лишь разницей, что входные элементы ИСКЛ. ИЛИ инвертируют сигнал $D_{i}^{m}$, из меньшего числа делается большее и наоборот, а выходной элемент ИСКЛ. ИЛИ восстанавливает информацию.

Пример

Рисунок 2 - Схема сравнения трех четырехразрядных чисел

В качестве примера приведена схема устройства сравнения трех четырехразрядных чисел (Рисунок 2), где сравнение происходит со стороны старшего бита к младшему. В виду отсутствия некоторых сигналов блоки сравнения старшего и младшего битов упрощены.

История

Сертификат ВНТИЦ

1999 г. – Данный метод был придуман Богомольным Евгением во время написания курсовой работы.

2000 г. – Шибеко Роман формализовал и предложил зарегистрировать данный метод.

20.03.2000 г. – Интеллектуальный продукт под названием «Метод Богомольного-Шибеко построения устройств сравнения цифровой информации» был зарегистрирован во Всероссийском Научно-Техническом Информационном Центре (ВНТИЦ) под номером 72200000009.