VabelRD
задание 1
править2525(ОСТ)=>1365(DEC) 1527(ОСТ)=>855(DEC)
задание 2
править1365(DEC)=>10101010101(BIN) 855(DEC)=>1101010111(BIN)
задание 3
править10101010101+1101010111=100010101100
задание 4
править10101010101*1101010111=100011100111011100011
Занятие 7
править1 - Двоичный полусумматор
- 1И и 1 исключающее ИЛИ
-При подаче на 2 входа логической единицы на выходе S получим 0, а на выходе С - 1. Если на 1 из входов подать 1, а на другой 0 - на выходе S будет 1, а на С - 0
2
- Троичный сумматор
- 2И, 1ИЛИ, 2 искл. ИЛИ
- При подаче на все входы 1, на выходах получим 1. Если подать на 1 вход 1, и на 2 входа по 0, на S будет 1, а на С - 0. Если на 2 входа по 1, а на 1 подать 0, то на С будет 1, а на S - 0
3
- Дешифратор
- 8И, 1 ИЛИ, 9И-НЕ, 4 инвертора, 7-сегментный индикатор
- при подаче различных сигналов, на индикаторе получаем различные числа: 0(при нуле на всех входах), 1(1 на 4-ом входе), 2(1 на 3-ем входе), 3(1 на 3-ем и 4-ом входах), 4(1 на 2-ом входе), 5(1 на 2-ом и 4-ом входах), 6(1 на 2-ом и 3-ем входах), 7(1 на 2-ом, 3-ем и 4-ом входах), 8(1 на 1-ом входе), 9(1 на 1-ом и 4-ом входах)
4
- Цифровой компаратор
- 3 инвертора, 2 исключающих ИЛИ, 4И-НЕ, 1ИЛИ, 1ИЛИ-НЕ
- Определяет, какое число больше - на входах 1 и 2, или на входах 3 и 4. После этого подается соответствующий сигнал на один из выходов ( А>B, A<B, A=B )
5
- 4-х битный счетчик
- 4 JK-триггера
- на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.
6
- 8-битный счетчик
- 8 JK-триггеров
- на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.
7
- 4-х битный синхронный счетчик
- 4JK-триггера, 2И
- на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.
8
- 4-х Тактный десятичный счетчик
- 4JK-триггера, 4И
- на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.
9
- счетчик кода Грея
- 4-х битный счетчик, 3 исключающих ИЛИ
- на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.
10
- Делитель частоты
- D-триггер
- Делители частоты считают входные импульсы до некоторого задаваемого коэффициентом счета состояния, а затем формируют сигнал переключения триггеров я нулевое состояние, вновь начинают счет входных импульсов до задаваемого коэффициента счета и т. д.
````
Задание 10
````
06 Acc := MDR
07 END_COMMAND
№ ТЭГ Данные Z U W
0 006 190003 1 1 0
1 388 000007 1 1 0
2 003 060002 1 0 0
3 387 000009 1 0 0
2)2. 1 шаг (с учётом бита записи)
№ ТЭГ Данные Z U W
0 404 000007 1 1 0
1 388 000007 0 0 0
2 003 000000 0 0 0
3 387 000000 0 0 0 ````