AushevaTM

Добро пожаловать в Викиверситет!

Иллюстрирование Википедии: Руководство по размещению файлов на Викискладе. После загрузки файлов на Викисклад их можно будет использовать в статьях Викиверситета.

Здравствуйте, и добро пожаловать в русскоязычную часть Викиверситета! Надеемся, Вы получите большое удовольствие от участия в проекте.

Постарайтесь вначале статьи обозначить цель Вашей работы. Укажите, является ли создаваемая Вами страница учебным курсом или исследовательской работой.

Если Вы хотите написать энциклопедическую статью, то для этого есть Википедия, см. Чем не является Викиверситет.

Ознакомьтесь, пожалуйста, с вики-разметкой и принципами размещения и именования статей.

Чтобы получать актуальную информацию о событиях, происходящих в Викиверситете, Вы можете установить шаблон {{Актуально}}, например, в самое начало своей страницы обсуждения.

Иллюстрации загружайте на Викисклад, предназначенный для хранения медиафайлов вики-проектов. Прочитайте, пожалуйста, брошюру об основах иллюстрирования статей в Википедии и работе на Викискладе. Загруженные файлы на Викисклад можно будет одинаково легко использовать в Википедии и в Викиверситете.

По всем вопросам смело обращайтесь на портал сообщества или к одному из администраторов. При этом, пожалуйста, подписывайтесь на страницах обсуждения (но не в статьях Викиверситета), используя четыре идущих подряд знака тильды (~~~~). И ещё раз — добро пожаловать! :-) вы можете убрать данный шаблон с вашей страницы обсуждения по собственному желанию

Занятие №2 14/09/2010.Вариант 1

Задание 1

4531(восьмиричное)= 2393(десятичное) 2575(восьмиричное)= 1405 (десятичное)AushevaTM 08:22, 14 сентября 2010 (UTC)

Задание 2

2393(десятичное)= 100101011001(двоичное) 1405(десятичное)= 100101111101(двоичное)AushevaTM 08:22, 14 сентября 2010 (UTC)

Задание 3

1001011010110AushevaTM 08:22, 14 сентября 2010 (UTC)

Задание 4

10110001011000101110101AushevaTM 08:22, 14 сентября 2010 (UTC)

---

Занятие №3 21/09/2010.Вариант 1

Задание 4

A

78₁₀=1001110₂=0:1001110(п)=0:1001110(ок)=0:1001110(дк)=00:1001110(мок,мдк)

B

56₁₀=111000₂=0:111000(п,ок,дк)=00:111000(мок,мдк)

A-B, B-A

• A-B=0:1010101
• B-A=0:1101001

C

11₁₀=1011₂=0:1011(п,ок,дк)=00:1011(мок,мдк)

D

35₁₀=100011₂=0:100011(п,ок,дк)=00:100011(мок,мдк)

C-D, D-C

• C-D=0:100111
• D-C=0:110111AushevaTM 08:39, 21 сентября 2010 (UTC)

Оформить заголовки занятий, и упорядочить информацию, см. ниже--NSA52 08:46, 21 сентября 2010 (UTC)

Пример

78₁₀=1001110₂

• СделаноAushevaTM 07:43, 28 сентября 2010 (UTC)

Занятие №6

1. КМОП 2И-НЕ. В технологии КМОП используются полевые транзисторы с изолированным затвором с каналами разной проводимости. Если на оба входа A и B подан высокий уровень,на выходе - низкий. Если хотя бы на один из входов подать низкий уровень, на выход идет высокий.
2. КМОП 2ИЛИ-НЕ. В ней используются два двухзатворных полевых транзистора. Если на оба входа А и В подан высокий уровень, то на выходе -низкий. Если на оба входа подать низкий уровень, выходит высокий. Если хотя бы на один из входов подать низкий уровень, выйдет низкий.
3. КМОП НЕ-И-ИЛИ. В технологии КМОП используются полевые транзисторы. Если на оба входа A и B подан высокий уровень,на выходе-низкий. Если хотя бы на один из входов подать низкий уровень, на выход идет высокий.
4. Асинхронный RS-триггер. Используются полевые транзисторы. При подаче единицы на вход S выходное состояние становится равным логической единице. А при подаче единицы на вход R ыходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы,в некоторых случаях является запрещённым, при такой комбинации RS-триггер переходит в третье состояние QQ=00. Одновременное снятие двух «1» практически невозможно. При снятии одной из «1» RS-триггер переходит в состояние, определяемое оставшейся «1».Таким образом RS-триггер имеет три состояния, из которых два устойчивых и одно неустойчивое.
5. Резисторно-транзисторная логика (РТЛ) на базе простых транзисторных ключей. При входе высокий,на выходе будет низкий, и наоборот.
6. Это 3И-НЕ резистора-транзисторная логика, реализованная с транзисторами. Когда все входы высокий сигнал, на выходе будет низкий, в противном случае выход высок.
7. Диодно-транзисторная логика. Когда на все входы высоки , на выходе будет низкий, в противном случае выход высок.

- 3И-НЕ - биполярные транзисторы, диоды, резисторы - если на всех входах сигнал высокого уровня - на выходе сигнал низкого. Если хотя бы на одном сигнал низкого - на выходе устанавливается сигнал высокого

8 - 2И-НЕ - биполярные транзисторы и резисторы - если на обоих входах сигнал высокого уровня - на выходе сигнал низкого. Во всех остальных случаях на выходе сигнал высокого уровня

9 - 2ИЛИ-НЕ - биполярные транзисторы и резисторы - если на обоих входах сигнал низкого уровня - на выходе сигнал высокого. Во всех остальных случаях на выходе сигнал низкого уровня

10 - асинхронный RS-триггер (2И-НЕ) - полевые транзисторы - При подаче единицы на вход S выходное состояние становится равным логической единице. А при подаче единицы на вход R выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, является запрещённым

11 - синхронный триггер (4И-НЕ) - полевые транзисторы - при подаче единицы на вход S получаем Q выходное состояние, равное 1(соответственно на выходе Q` будет 0). При подаче единицы на R получаем на выходе обратные величины

12 - D-триггер (6И-НЕ) - полевые транзисторы - информация на выходе остаётся неизменной до прихода очередного импульса синхронизации. На выходе Q получаем сигнал того же уровня, что и на входе. На Q` соответственно будет обратная величина

13 - JK-триггер (8И-НЕ) - полевые транзисторы - При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах AushevaTM 07:45, 26 октября 2010 (UTC)

Занятие №7

1 - Двоичный полусумматор - 1И и 1 исключающее ИЛИ -При подаче на 2 входа логической единицы на выходе S получим 0, а на выходе С - 1. Если на 1 из входов подать 1, а на другой 0 - на выходе S будет 1, а на С - 0

2 - Троичный сумматор - 2И, 1ИЛИ, 2 искл. ИЛИ - При подаче на все входы 1, на выходах получим 1. Если подать на 1 вход 1, и на 2 входа по 0, на S будет 1, а на С - 0. Если на 2 входа по 1, а на 1 подать 0, то на С будет 1, а на S - 0

3 - Дешифратор - 8И, 1 ИЛИ, 9И-НЕ, 4 инвертора, 7-сегментный индикатор - при подаче различных сигналов, на индикаторе получаем различные числа: 0(при нуле на всех входах), 1(1 на 4-ом входе), 2(1 на 3-ем входе), 3(1 на 3-ем и 4-ом входах), 4(1 на 2-ом входе), 5(1 на 2-ом и 4-ом входах), 6(1 на 2-ом и 3-ем входах), 7(1 на 2-ом, 3-ем и 4-ом входах), 8(1 на 1-ом входе), 9(1 на 1-ом и 4-ом входах)

4 - Цифровой компаратор - 3 инвертора, 2 исключающих ИЛИ, 4И-НЕ, 1ИЛИ, 1ИЛИ-НЕ - Определяет, какое число больше - на входах 1 и 2, или на входах 3 и 4. После этого подается соответствующий сигнал на один из выходов ( А>B, A<B, A=B )

5 - 4-х битный счетчик - 4 JK-триггера - на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.

6 - 8-битный счетчик - 8 JK-триггеров - на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.

7

- 4-х битный синхронный счетчик - 4JK-триггера, 2И - на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. 8

- 4-х Тактный десятичный счетчик - 4JK-триггера, 4И - на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.

9

- счетчик кода Грея - 4-х битный счетчик, 3 исключающих ИЛИ - на выходах получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.

10 - Делитель частоты - D-триггер - Делители частоты считают входные импульсы до некоторого задаваемого коэффициентом счета состояния, а затем формируют сигнал переключения триггеров я нулевое состояние, вновь начинают счет входных импульсов до задаваемого коэффициента счета и т. д.

Занятие 10

Шаг 1:
№ Тэг Данные Z U W
0 000 211012 1 1 0
1 000 000000 0 0 0
2 000 000000 0 0 0
3 000 000000 0 0 0
Шаг 2:
№ Тэг Данные Z U W
0 000 211012 1 1 0
1 001 220010 1 1 0
2 010 000012 1 1 0
3 000 000000 0 0 0
Шаг 3:
№ Тэг Данные Z U W
0 000 211012 1 0 0
1 012 000012 1 1 0
2 010 000012 1 1 0
3 002 222010 1 0 0
Шаг 4:
№ Тэг Данные Z U W
0 000 211012 1 0 0
1 012 000012 1 1 0
2 010 000012 1 1 0
3 003 230012 1 1 0
Шаг 5:
№ Тэг Данные Z U W
0 005 240010 1 0 0
1 010 000012 1 1 0
2 004 320000 1 0 0
3 003 230012 1 0 0
Шаг 6:
№ Тэг Данные Z U W
0 006 060000 1 1 0
1 010 000012 1 1 0
2 999 000024 1 1 0
3 003 230012 1 0 0
Шаг 7:
№ Тэг Данные Z U W
0 006 060000 1 1 0
1 010 000012 1 1 0
2 007 000000 1 1 0
3 003 230012 1 0 0
AushevaTM 11:30, 25 ноября 2010 (UTC)

занятие 12

На 4 шаге флаг последовательного ввода сменяется на состояние "1" и открывает доступ к записи флага готовности Е=1, всего 8 шагов. На 7 и 8 шагах заполняется буфер клавиатуры.

Занятие 13

000 : IN
микрокоманды:
00 MAR := PC
01 --> MRd
02 CR := MDR
03 PC := PC+1
04 Acc := IR
05 END_COMMAND